3. Differential amplifier

본론에 들어가기전에 다음 증폭기 그림을 보자

평소에도 전압을 AC로 공급을 하게 되는데 이때 리플전압과 부분으로 인해 dc전압을 원할히 공급하기가 

힘들어 있다. 이를 해결하기 위해 아래 회로그림을 보자.

1번째 회로는 한곳에서만 소신호 입력이 들어왔을 경우이다.

2번쨰 회로는 differential 소신호를 넣어주었을때이다.

3번째 회로는 공통 입력이 들어왔을 경우이다.

 

소신호에서 크기는 같고 방향이 반대가 되는 전압이 저항과 저항사이에 전압변화에 영향응 미치지 않으므로

GND처리가 가능하다.

 

여기서 예제를 볼때 설계할때, 회로간의 장단점이 존재하므로 이를 고려해야한다.

아래 2가지 예제를 보자

2개의 회로를 보면 회로 구조가 다름에도 불구하고 전압이득은 같게 나타나게 된다.

그렇다면 둘 사이에는 무슨차이가 있는지도 알아야하는 것이 설계자의 마인드이다.

왼쪽그림의 경우 R1 + R2 를 하나의 저항으로 두고 생각할 수 있다.

소신호는 다를지 몰라도 (R1+R2)/2를 기준으로 왔다리 갔다리 하게 되어 약간의 missmatch가 발생할 순 있지만

영향이 크지 않다.

하지만 오른쪽 회로의 경우에는  R1 R2가 mismatch가 커짐에 따라 Vx에 걸리는 전압에 문제가 생기게 된다.

즉 저항 R1과 R2에 대한 민감도가 커지는 특징이 있다.

 

CE의 emitter degeneration에 대해서도 확인해 보자 (예제4, 예제5)

이 두가지 회로를 보자 

왼쪽 회로의 경우 source 전류원은 소신호시 사라지게 되고 emitter degeneration 공식을 통해 풀면 왼쪽과 같다.

오른쪽 회로의 경우에도 RE/2를 기준으로 전류가 왔다리 갔다리 하게 되는데 동일한 dc전압이 Vin1과 Vin2에 몰리게 되므로 반으로 자르고 해석할 수 있게된다.

그렇다면 두 회로의 장단점을 무엇이 있을까?

왼쪽회로의 경우에는 저항 2개가 완전히 같을 수는 없기에 mismatch가 발생하게 된다. 그리고

오른쪽 회로의 경우에는 소스전류가 각각 달려있게 되어 전류 mismatch에 취약하게 된다.

그리고 두 회로의 lowlimit의 제한정도가 차이가 난다.

이번에는 mos differential amplifier에 대해 다뤄보자

bjt와 마찬가지로 

아래와 같이 모스펫도 마찬가지의 케이스이다.